可编程的系统集成
· 多达 5.5M 系统逻辑单元，采用 20nm 工艺，和第 2 代 3D IC
· 集成式 100G 以太网 MAC 和 150G Interlaken 内核
系统性能提升
· 高利用率使速度提升两个等级
· 30G 收发器: 用于芯片对芯片、芯片对光纤的 28G 背板
· 功耗减半的 16G 背板收发器
· 2400Mb/s DDR4 可稳定工作在不同 PVT 条件下
BOM 成本降低
· 成本降低达 50% – 是 Nx100G 系统每端口成本的½
· VCXO 与 fPLL (分频锁相环) 的集成可降低时钟组件成本
· 中间档速率等级芯片可支持 2400 Mb/s DDR4
降低总功耗
· 较之上一代，达 40% 功耗降低
· 通过的类似于 ASIC 的时钟实现精细粒度时钟门控功能
· 增强型系统逻辑单元封装减小动态功耗
加速设计生产力
· 与 Kintex® UltraScale 器件引脚兼容，可扩展性高
· 从 20nm 平面到 16nm FinFET 的无缝引脚迁移
· 与 Vivado® Design Suite 协同优化，加快设计收敛
